El experto en x86 Christian Ludloff detalló nuevos prefijos para la instrucción WBINVD, utilizada para la escritura y la invalidación de la caché, en la lista de correo de Linux kernel. La divulgación proviene de una “entidad corporativa distinta de Intel o AMD” y detalla pistas de omisión para varios niveles de caché. La identidad de la entidad sigue siendo desconocida, aunque las especulaciones la vinculan a RosaicLabs.
Las nuevas pistas de omisión permiten que la instrucción WBINVD omita niveles específicos de caché durante los procesos de escritura e invalidación. Específicamente, las pistas permiten omitir la caché L0i/L1i, la caché L0d/L1d, las invalidaciones y la LLC (Last Level Cache). Además, se definen seis pistas específicas de la implementación, que ofrecen hasta 64 comportamientos potenciales según el procesador.
Los prefijos revelados son los siguientes: 0x67 para omitir la caché L0i/L1i, 0x66 para omitir la caché L0d/L1d, 0xF3 para omitir las invalidaciones y 0xF2 para omitir la caché LLC. Estos se pueden combinar con seis pistas específicas de la implementación – 0x26, 0x2E, 0x36, 0x3E, 0x64 y 0x65 – creando potencialmente instrucciones de hasta 12 bytes de longitud. El propósito de estas pistas podría ser dirigir diferentes tipos de almacenamiento (código, datos, transmisión) o permitir un comportamiento programable en varios niveles de caché.
Esta no es la primera divulgación de esta entidad no identificada. Los mensajes anteriores en la lista de correo de Linux kernel, que comenzaron el pasado octubre y se detallaron en julio, se referían a las asignaciones de opcode/CPUID/MSR de x86 y a las implementaciones de AMX. La sincronización de estas divulgaciones coincide con los informes de que RosaicLabs obtuvo acceso a los diseños de procesadores Intel Atom, lo que ha generado especulaciones sobre su posible participación.
Leer la cobertura original
💬 Comentarios
📜 Política de comentarios