Der x86-Experte Christian Ludloff beschrieb auf der Linux-Kernel-Mailingliste neue Präfixe für die WBINVD-Instruktion, die für Write Back und Cache-Invalidierung verwendet wird. Die Offenlegung stammt von einer „Unternehmensinstanz, die weder Intel noch AMD ist“ und detailliert Skip-Hinweise für verschiedene Cache-Ebenen. Die Identität der Instanz bleibt unbekannt, obwohl Spekulationen sie mit RosaicLabs in Verbindung bringen.
Die neuen Skip-Hinweise ermöglichen es der WBINVD-Instruktion, während der Schreib- und Invalidierungsprozesse bestimmte Cache-Ebenen zu umgehen. Konkret ermöglichen die Hinweise das Überspringen von L0i/L1i-Cache, L0d/L1d-Cache, Invalidierungen und dem LLC (Last Level Cache). Darüber hinaus sind sechs implementierungsspezifische Hinweise definiert, die je nach Prozessor bis zu 64 potenzielle Verhaltensweisen bieten.
Die aufgedeckten Präfixe lauten wie folgt: 0x67 zum Überspringen des L0i/L1i-Cache, 0x66 zum Überspringen des L0d/L1d-Cache, 0xF3 zum Überspringen von Invalidierungen und 0xF2 zum Überspringen des LLC-Cache. Diese können mit sechs implementierungsspezifischen Hinweisen – 0x26, 0x2E, 0x36, 0x3E, 0x64 und 0x65 – kombiniert werden, was potenziell bis zu 12 Byte lange Instruktionen erzeugt. Der Zweck dieser Hinweise könnte darin bestehen, verschiedene Arten von Speichern (Code, Daten, Streaming) anzusprechen oder programmierbares Verhalten auf verschiedenen Cache-Ebenen zu ermöglichen.
Dies ist nicht die erste Offenlegung dieser nicht identifizierten Instanz. Vorherige Nachrichten auf der Linux-Kernel-Mailingliste, die im vergangenen Oktober begannen und im Juli detailliert wurden, betrafen x86-Opcode/CPUID/MSR-Zuweisungen und AMX-Implementierungen. Der Zeitpunkt dieser Offenlegungen fällt mit Berichten zusammen, dass RosaicLabs Zugriff auf Intel Atom-Prozessordesigns erhalten hat, was zu Spekulationen über deren mögliche Beteiligung führt.
Originale Berichterstattung lesen
💬 Kommentare
📜 Kommentar-Richtlinie